SherbyNet - /page/wikibook/entry.mu

Micron Document

<!DOCTYPE html>

<title>Architecture ARM</title>

</head>

<h1 id="firstHeading" class="firstHeading mw-first-heading">Architecture ARM</h1>

</header>

</div>

<div class="infobox_v3 infobox infobox--frwiki noarchive large"><div class="entete" style="background-color:#E1E1E1;color:#000000"><div>Architecture ARM</div></div><div><div class="images" style="padding:2px 0"></div></div><table><caption style="color:#000000;text-align:center;background-color:#E1E1E1">Présentation</caption><tbody><tr class=""><th scope="row">Propriétaire</th><td class=""><div>

Les architectures ARM (anciennement un acronyme pour Advanced RISC Machines) sont des <a href="Architecture_de_processeur" title="Architecture de processeur">architectures externes</a> de type <a href="Reduced_instruction_set_computer" class="mw-redirect" title="Reduced instruction set computer">RISC</a> <a href="Architecture_32_bit" class="mw-redirect" title="Architecture 32 bit">32 bits</a> (ARMv1 à ARMv7) et <a href="Processeur_64_bits" title="Processeur 64 bits">64 bits</a> (<a href="ARMv8" title="ARMv8">ARMv8</a>)<a href="#cite_note-THFR_2-1">[1]</a> développées depuis <a href="1983" title="1983">1983</a> et introduites à partir de <a href="1990" title="1990">1990</a> par <a href="Acorn_Computers" title="Acorn Computers">Acorn Computers</a>. L'architecture ARM est le fruit du travail de <a href="Sophie_Wilson" title="Sophie Wilson">Sophie Wilson</a> et de <a href="https://en.wikipedia.org/wiki/Steve_Furber" class="extiw external" title="en:Steve Furber">Steve Furber</a>.

Dotés d'une architecture relativement plus simple que d'autres familles de <a href="Processeur" title="Processeur">processeurs</a> et faibles consommateurs d'électricité, les processeurs ARM sont aujourd'hui dominants dans le domaine de l'<a href="Informatique_embarqu%C3%A9e" title="Informatique embarquée">informatique embarquée</a>, en particulier la <a href="T%C3%A9l%C3%A9phonie_mobile" title="Téléphonie mobile">téléphonie mobile</a> et les <a href="Tablette_tactile" title="Tablette tactile">tablettes</a>.

Ces processeurs sont fabriqués sous <a href="Licence_(juridique)" title="Licence (juridique)">licence</a> par un grand nombre de constructeurs.

Aujourd'hui, ARM est surtout connu pour ses <a href="Syst%C3%A8me_sur_une_puce" title="Système sur une puce">systèmes sur une puce (SoC)</a>, intégrant sur une seule puce : <a href="Microprocesseur" title="Microprocesseur">microprocesseur</a>, <a href="Processeur_graphique" title="Processeur graphique">processeur graphique</a> (GPU), <a href="Digital_signal_processor" class="mw-redirect" title="Digital signal processor">DSP</a>, <a href="Unit%C3%A9_de_calcul_en_virgule_flottante" title="Unité de calcul en virgule flottante">FPU</a>, <a href="SIMD" class="mw-redirect" title="SIMD">SIMD</a>, et <a href="Contr%C3%B4leur_(informatique)" title="Contrôleur (informatique)">contrôleur de périphériques</a>. Ceux-ci sont présents dans la majorité des <a href="Smartphone" title="Smartphone">smartphones</a> et tablettes. ARM propose des architectures qui sont vendues sous licence de propriété intellectuelle aux concepteurs. Ils proposent différentes options dans lesquelles les constructeurs peuvent prendre ce qui les intéresse pour compléter avec leurs options propres ou de concepteurs tiers. ARM propose ainsi pour les SoC les plus récents les microprocesseurs Cortex (<a href="ARM_Cortex-A" title="ARM Cortex-A">Cortex-A</a> pour les dispositifs portables de type smartphones et tablettes, <a href="ARM_Cortex-M" title="ARM Cortex-M">Cortex-M</a> pour le couplage à un <a href="Microcontr%C3%B4leur" title="Microcontrôleur">microcontrôleur</a>, <a href="ARM_Cortex-R" title="ARM Cortex-R">Cortex-R</a> pour les microprocesseurs <a href="Syst%C3%A8me_temps_r%C3%A9el" title="Système temps réel">temps réel</a>), des processeurs graphiques (<a href="ARM_Mali" title="ARM Mali">Mali</a>), des bus <a href="Advanced_Microcontroller_Bus_Architecture" title="Advanced Microcontroller Bus Architecture">AMBA</a> sous licence libre, ainsi que les divers autres composants nécessaires à la composition du SoC complet. Certains constructeurs, tels que <a href="Nvidia" title="Nvidia">Nvidia</a>, préfèrent produire leur propre processeur graphique, d'autres, comme Samsung, préfèrent prendre dans certains cas un processeur graphique de prestataire tiers ou d'ARM selon les modèles, et d'autres, comme Apple, modifient certains composants du microprocesseur en mélangeant plusieurs architectures processeur ARM (l'<a href="Apple_A6" title="Apple A6">Apple A6</a> par exemple, mixe les technologies de microprocesseur Cortex-A9 et Cortex-A15).

<div class="mw-heading mw-heading2"><h2 id="Présentation_des_processeurs_ARM">Présentation des processeurs ARM</h2></div>

L'architecture ARM a initialement été développée en interne par la société britannique <a href="Acorn_Computers" title="Acorn Computers">Acorn Computers</a>, qui l'utilisa à partir de 1987 dans sa gamme d'<a href="Acorn_Archimedes" title="Acorn Archimedes">ordinateurs 32 bits Archimedes</a>.

ARM signifiait alors 'Acorn Risc Machine'. Ultérieurement la division « création de microprocesseurs » d'Acorn fut détachée de la société mère et devint la société « Advanced Risc Machine limited », se positionnant avec une offre indépendante pour le marché de l'électronique embarquée.

Une particularité des processeurs ARM est leur mode de vente. En effet, <a href="ARM_(soci%C3%A9t%C3%A9)" class="mw-redirect" title="ARM (société)">ARM Ltd.</a> ne fabrique ni ne vend ses processeurs sous forme de <a href="Circuit_int%C3%A9gr%C3%A9" title="Circuit intégré">circuits intégrés</a>. La société vend les licences de ses processeurs de manière qu'ils soient gravés dans le silicium par d'autres fabricants. Aujourd'hui, la plupart des grands <a href="Fonderie_(%C3%A9lectronique)" title="Fonderie (électronique)">fondeurs</a> de puces proposent de l'architecture ARM.

Le premier cœur produit est l'ARM2, vendu dans l'Archimedes A310 puis la gamme A4xx. Il comportait un <a href="Pipeline_(architecture_des_processeurs)" title="Pipeline (architecture des processeurs)">pipeline</a> à 3 étapes.

Le cœur qui a tout changé est l’<a href="ARM7TDMI" title="ARM7TDMI">ARM7TDMI</a><a href="#cite_note-2">[2]</a> qui comporte un pipeline à 3 étapes. De plus, le ARM7TDMI dispose d'un second <a href="Jeu_d'instructions" title="Jeu d'instructions">jeu d'instructions</a> appelé THUMB permettant le codage d'instructions sur 16 bits afin, ainsi, de réaliser une importante économie de mémoire, notamment pour les applications embarquées.

ARM Ltd. a ensuite développé le cœur ARM9 qui comporte un pipeline à 5 étapes. Cela permet ainsi l'augmentation du nombre d'opérations logiques sur chaque cycle d'horloge et donc une amélioration des performances en vitesse.

L'architecture ARM est utilisée dans de très nombreux domaines et équipe par exemple les calculatrices <a href="TI-Nspire" title="TI-Nspire">TI-Nspire</a> et <a href="HP-50G" class="mw-redirect" title="HP-50G">HP-50G</a>.

Cette architecture est également très répandue dans la téléphonie mobile.

Bien avant la Nintendo Switch de Nintendo, l'architecture ARM pouvait être trouvée dans une cartouche <a href="Super_Nintendo" title="Super Nintendo">Super Nintendo</a> pour gérer l'intelligence artificielle (IA) du jeu Hayazashi Nidan Morita Shogi 2, sorti uniquement au Japon en 1995. La puce, nommée ST018 et fabriquée par Seta Corporation Société (fondée en 1985 et disparue en 2009), possède une architecture ARMv3 32 bits et une fréquence de 21,47 MHz (voir <a href="Liste_des_puces_d'am%C3%A9lioration_de_la_Super_Nintendo" title="Liste des puces d'amélioration de la Super Nintendo">liste des puces d'amélioration de la Super Nintendo</a> dans la rubrique ST).

De nombreux <a href="Syst%C3%A8me_d'exploitation" title="Système d'exploitation">systèmes d'exploitation</a> sont compatibles avec cette architecture :

<ul><li><a href="Symbian_OS" title="Symbian OS">Symbian</a> S60 avec les <a href="Nokia" title="Nokia">Nokia</a> <a href="Nokia_N97" title="Nokia N97">N97</a> ou Samsung Player HD,</li>

<li><a href="MacOS" title="MacOS">macOS</a> (depuis le <time class="nowrap" datetime="2020-06-22" data-sort-value="2020-06-22">22 juin 2020</time>, concomitamment au lancement de la puce <a href="Apple_M1" title="Apple M1">Apple M1</a>), <a href="Apple_iOS" class="mw-redirect" title="Apple iOS">iOS</a>, <a href="IPadOS" title="IPadOS">iPadOS</a>, <a href="WatchOS" title="WatchOS">watchOS</a> et <a href="TvOS" title="TvOS">tvOS</a> avec les appareils <a href="Macintosh" title="Macintosh">Mac</a>, <a href="IPhone" title="IPhone">iPhone</a>, <a href="IPad" title="IPad">iPad</a>, <a href="Apple_Watch" title="Apple Watch">Apple Watch</a> et <a href="Apple_TV_(appareil)" title="Apple TV (appareil)">Apple TV</a> respectivement,</li>

<li><a href="Linux" title="Linux">Linux</a>, avec la plupart des <a href="Distribution_Linux" title="Distribution Linux">distributions</a> ou avec <a href="Android" title="Android">Android</a>,</li>

<li><a href="BlackBerry_OS" title="BlackBerry OS">BlackBerry OS</a> avec les <a href="BlackBerry" title="BlackBerry">BlackBerry</a>,</li>

<li><a href="Windows_CE" title="Windows CE">Windows CE</a>, <a href="Windows_Phone_7" title="Windows Phone 7">Windows Phone 7</a>, <a href="Windows_RT" title="Windows RT">Windows RT</a><a href="#cite_note-3">[3]</a>, <a href="Windows_10" title="Windows 10">Windows 10</a>, et <a href="Windows_11" title="Windows 11">Windows 11</a>.</li>

<li><a href="ReactOS" title="ReactOS">ReactOS</a>,</li>

<li><a href="RISC_OS" title="RISC OS">Risc OS</a>, l'OS d'origine produit par Acorn,</li>

<li>le système de la <a href="PlayStation_Vita" title="PlayStation Vita">PlayStation Vita</a>,</li>

<li>le système de la <a href="Nintendo_Switch" title="Nintendo Switch">Nintendo Switch</a>,</li>

Il est également possible d’agglomérer des cœurs de différentes puissances, les plus faibles en consommation et puissance travaillant la majorité du temps, ceci permettant de minimiser la consommation électrique des cœurs plus puissants, lesquels sont activés uniquement en cas de forte demande de calcul afin d'en accélérer le traitement. Cette technologie est appelée <a href="Big.LITTLE" title="Big.LITTLE">big.LITTLE</a>, elle est utilisée par <a href="Samsung_Electronics" title="Samsung Electronics">Samsung</a>, avec ses <a href="Exynos" title="Exynos">Exynos 5 octo</a> (4 cortex-A7 faible consommation et 4 cortex-A15 de forte puissance), <a href="MediaTek" title="MediaTek">MediaTek</a> et d'autres. Le <a href="Tegra#Tegra_3" title="Tegra">Tegra 3</a> de NVidia, utilise une technique similaire avec un seul cœur de faible consommation et plusieurs de forte puissance.

<div class="mw-heading mw-heading2"><h2 id="Architecture_et_jeu_d'instructions">Architecture et jeu d'instructions</h2></div>

L'architecture ARM est fortement inspirée des principes de conception <a href="Reduced_instruction_set_computer" class="mw-redirect" title="Reduced instruction set computer">RISC</a>. Elle dispose de 16 registres généraux de 32 bits. Les instructions, codées sur 32 bits jusqu'à l'ARMv7 peuvent toutes disposer d'exécution conditionnelle ; sur l'architecture 64 bits (<a href="ARMv8" title="ARMv8">ARMv8</a><a href="#cite_note-THFR_2-1">[1]</a>), quelques instructions seulement peuvent disposer d'exécution conditionnelle.

Le <a href="Jeu_d'instructions" title="Jeu d'instructions">jeu d'instructions</a> a reçu des extensions au fil du temps, telles que Thumb, permettant d'améliorer la densité du code, NEON, apportant des instructions <a href="SIMD" class="mw-redirect" title="SIMD">SIMD</a>, ou Jazelle, améliorant l'exécution de code <a href="Java_(langage)" title="Java (langage)">Java</a>.

<div class="mw-heading mw-heading2"><h2 id="Technologies_des_processeurs">Technologies des processeurs</h2></div>

Les processeurs qui suivent utilisent les technologies indiquées plus bas :

<ul><li><a href="Memory_Management_Unit" class="mw-redirect" title="Memory Management Unit">MMU</a> (memory management unit) : gestionnaire de mémoire permettant d'avoir une sécurité accrue (uniquement présente sur l'ARM710 et les ARM9). La MMU permet l'adressage virtuel de la mémoire, elle est nécessaire pour faire fonctionner certains systèmes d'exploitation comme Windows CE ou la plupart des Linux<a href="#cite_note-4">[4]</a>.</li>

<li>MPU <a href="https://en.wikipedia.org/wiki/Memory_protection_unit" class="extiw external" title="en:Memory protection unit">(en)</a> (memory protection unit) : protection de la mémoire, faisant partie du MMU, donc protection simplifiée.</li>

<li><a href="Digital_signal_processor" class="mw-redirect" title="Digital signal processor">DSP</a> : <a href="Composant_%C3%A9lectronique" title="Composant électronique">composant électronique</a> optimisé pour l'<a href="Analyse_num%C3%A9rique" title="Analyse numérique">analyse numérique</a>. Son application principale est le <a href="Traitement_du_signal" title="Traitement du signal">traitement du signal</a> <a href="Traitement_num%C3%A9rique_du_signal" title="Traitement numérique du signal">numérique</a> (filtrage, encodage/décodage, extraction de signaux, etc.).</li>

<li><a href="Unit%C3%A9_de_calcul_en_virgule_flottante" title="Unité de calcul en virgule flottante">FPU</a> : unité de calcul sur les nombres flottants</li></ul>

<div class="mw-heading mw-heading3"><h3 id="Jazelle">Jazelle</h3></div>

Jazelle DBX (Direct Bytecode eXecution) est une technique permettant d'exécuter directement du <a href="Bytecode_Java" title="Bytecode Java">bytecode Java</a> dans les architectures ARM comme un troisième état d'exécution (et jeu d'exécution), en parallèle à l'ARM existant et au mode Thumb. Le support pour cet état est signalé par le « J » de l'architecture ARMv5TEJ et les noms de cœurs ARM9EJ-S et ARM7EJ-S. Le support de cet état est requis à partir d'ARMv6 (sauf pour le profil ARMv7-M). Malgré tout, les cœurs plus récents incluent seulement une implémentation triviale qui ne fournit pas d'accélération matérielle.

<div class="mw-heading mw-heading3"><h3 id="Thumb">Thumb</h3></div>

Thumb est un jeu d'instructions 16 bits qui fournit un sous-ensemble des instructions ARM 32 bits classiques et permet un gain de mémoire important. Pour obtenir un codage plus compact de ces instructions, certains opérandes sont implicites et les possibilités offertes sont plus limitées.

Dans le mode Thumb, les instructions 16 bits offrent moins de possibilités. Seuls les branchements peuvent être conditionnels et plusieurs instructions sont limitées en accès à une partie réduite des registres généraux du processeur. Ces possibilités réduites améliorent la densité globale d'un programme, bien que certaines opérations nécessitent plus d'instructions. Cela peut réduire le temps de chargement du code en mémoire (libérant ainsi de la bande passante) et augmenter la probabilité de rester dans le cache d'instruction, augmentant ainsi considérablement les performances.

Du matériel embarqué tel que la <a href="Game_Boy_Advance" title="Game Boy Advance">Game Boy Advance</a> a typiquement une petite quantité de RAM accessible via un bus de donnée 32 bits mais la majorité y est accédée via un second bus de 16 bits ou moins. Dans cette situation, il est très intéressant de compiler son programme en mode Thumb et d'optimiser à la main les quelques sections les plus consommatrices en utilisant le jeu d'instructions complet ARM 32 bits, permettant de placer ces instructions plus larges dans le bus d'accès mémoire 32 bits.

Le premier processeur contenant un décodeur d'instruction Thumb est l'<a href="ARM7TDMI" title="ARM7TDMI">ARM7TDMI</a>. Toutes les ARM9 et supérieures (dont l'<a href="XScale" title="XScale">XScale</a>) incluent un décodeur Thumb.

<div class="mw-heading mw-heading3"><h3 id="Thumb-2">Thumb-2</h3></div>

La technologie Thumb-2 commence avec le cœur ARM1156 annoncé en 2003. Thumb-2 étend le jeu d'instructions limité 16 bits de Thumb par des instructions 32 bits additionnelles afin de donner plus de largesse au jeu d'instruction. Il en résulte un jeu d'instructions de largeur variable. Thumb-2 a pour visée d'atteindre une densité de code proche de Thumb tout en conservant des performances similaires au jeu d'instructions ARM en mémoire 32 bits.

Thumb-2 étend à la fois le jeu instructions Thumb et celui d'ARM avec notamment de la manipulation de champs de bits, des exécutions conditionnelles et des tables de branchement <a href="https://en.wikipedia.org/wiki/Branch_table" class="extiw external" title="en:Branch table">(en)</a>. Un nouveau langage assembleur unifié (unified assembly language, UAL) supporte simultanément la génération de code ARM et Thumb-2 depuis le même code source ; Les versions Thumb de code sur processeurs ARMv7 sont aussi capables que du code ARM, y compris pour écrire des fonctions de gestion d'interruption. Un peu d'attention est nécessaire et l'utilisation de la nouvelle instruction « IT » (if-then), qui permet d’exécuter quatre instructions successives en fonction d'une condition de test. En compilant en code ARM, cette instruction est ignorée, mais en compilant en Thumb-2, une réelle instruction est générée. Par exemple :

<div class="mw-highlight mw-highlight-lang-asm mw-content-ltr" dir="ltr"><pre>; if (r0 == r1)

CMP r0, r1

ITE EQ ; ARM : pas de code ... Thumb : instruction IT

; then r0 = r2;

MOVEQ r0, r2 ; ARM : conditionnel ; Thumb : condition via ITE 'T' (then)

; else r0 = r3;

MOVNE r0, r3 ; ARM : conditionnel ; Thumb: condition via ITE 'E' (else)

; Se rappeler que l'instruction MOV de Thumb n'a pas de bits pour encoder "EQ" ou "NE"

</pre></div>

Toutes les puces ARMv7 supportent le jeu d'instructions Thumb-2. Les puces dans les séries <a href="ARM_Cortex-A" title="ARM Cortex-A">Cortex-A</a>, <a href="ARM_Cortex-R" title="ARM Cortex-R">Cortex-R</a> et ARM11 supportent les jeux d'instructions ARM et Thumb-2 (en mutuelle exclusion et selon l'état de l'indicateur interne T) tandis que les puces <a href="ARM_Cortex-M" title="ARM Cortex-M">Cortex-M</a> ne supportent pas le jeu d'instructions ARM<a href="#cite_note-5">[5]</a>,<a href="#cite_note-6">[6]</a>,<a href="#cite_note-7">[7]</a>.

<div class="mw-heading mw-heading3"><h3 id="Thumb_Execution_Environment_(ThumbEE)">Thumb Execution Environment (ThumbEE)</h3></div>

ThumbEE, également appelé Thumb-2EE, ou, commercialement Jazelle RCT pour (Runtime Compilation Target, signifiant en anglais « cible de <a href="Compilation_%C3%A0_la_vol%C3%A9e" title="Compilation à la volée">compilation à la volée</a> »), est annoncé en 2005 et apparait pour la première fois dans le processeur <a href="ARM_Cortex-A8" title="ARM Cortex-A8">Cortex-A8</a>. ThumbEE est le quatrième état de processeur, ajoutant de petits changements au jeu d'instructions étendu Thumb de Thumb-2. Ces changements rendent le jeu d'instructions particulièrement adapté à la génération de code au moment de l’exécution, par compilation à la volée, dans des environnements d’exécution contrôlés. ThumbEE est orienté vers les langages de programmation tels que <a href="Limbo_(langage)" title="Limbo (langage)">Limbo</a>, Java, <a href="C_sharp" class="mw-redirect" title="C sharp">C#</a>, <a href="Perl_(langage)" title="Perl (langage)">Perl</a>, <a href="Python_(langage)" title="Python (langage)">Python</a> ou <a href="Ruby" title="Ruby">Ruby</a> et permet aux compilateurs à la volée de générer moins de code de sortie sans affecter les performances.

Les nouvelles fonctionnalités de ThumbEE incluent la vérification automatique de pointeur nul à chaque instruction de chargement et sauvegarde, une instruction vérifiant les limites d'un tableau, un accès aux registres r8-r15 (où la Machine virtuelle Jazelle/DBX Java est maintenue), et des instructions spéciales qui appellent une <a href="Fonction_de_rappel" title="Fonction de rappel">fonction de rappel</a><a href="#cite_note-8">[8]</a>. Les handlers sont des petites sections de code fréquemment appelées, utilisées généralement pour implémenter une fonctionnalité d'un <a href="Langage_de_programmation" title="Langage de programmation">langage de programmation</a> de haut niveau tel que l'allocation de mémoire pour un nouvel objet. Ces changements ont été effectués pour réorienter une poignée d'opcodes et afin de savoir que le cœur est dans le mode ThumbEE.

<div class="mw-heading mw-heading3"><h3 id="Vector_Floating_Point_(VFP)">Vector Floating Point (VFP)</h3></div>

La technologie VFP (vector floating point ou « virgule flottante vectorielle » en français) est une extension de coprocesseur de type <a href="Unit%C3%A9_de_calcul_en_virgule_flottante" title="Unité de calcul en virgule flottante">FPU</a> dans les architectures ARM. Il fournit le calcul des formats de virgule flottante simple précision à bas prix et de virgule flottante en double précision remplissant la norme <a href="IEEE_754" title="IEEE 754">ANSI/IEEE Std 754-1985 Standard for Binary Floating-Point Arithmetic</a>. VFP fournit des calculs en virgule flottante permettant d'accomplir un vaste spectre d'applications et de besoins tels que les <a href="PDA" class="mw-redirect" title="PDA">PDAs</a>, les <a href="Smartphone" title="Smartphone">smartphones</a>, la compression et décompression de voix, des graphiques en trois dimensions ou encore de l'audio numérique, des imprimantes, des boîtiers multimédias, et des applications automobiles. L'architecture VFP a eu pour but de supporter l’exécution de mode d'instructions vectorielles courtes mais elle opère séquentiellement sur chaque élément vectoriel et ainsi n'offre pas les performances d'un vrai parallélisme vectoriel comme le fait une architecture <a href="Single_instruction_multiple_data" title="Single instruction multiple data">SIMD</a>[pas clair]. Ces modes vectoriels ont rapidement été retirés après leur introduction<a href="#cite_note-9">[9]</a> pour être remplacés par la bien plus puissante extension NEON Advanced SIMD.

Quelques processeurs, tel que l'ARM Cortex-A8 ont été amputés avec un module VFPLite au lieu d'un module VFP complet, et requièrent environ dix fois plus de cycles d'horloge par opération en nombre flottant<a href="#cite_note-cortex_a9-10">[10]</a>. Les autres coprocesseurs à virgule flottante ou SIMD que l'on peut trouver dans les processeurs basés sur l'architecture ARM incluent <a href="ARM_NEON" title="ARM NEON">NEON</a>, les FPA, FPE, <a href="MMX_(instruction_set)" class="mw-redirect" title="MMX (instruction set)">iwMMXt</a>. Ils fournissent quelques fonctionnalités similaires aux VFP mais ne sont pas compatibles avec lui au niveau de l'<a href="Opcode" class="mw-redirect" title="Opcode">opcode</a>.

Il existe différentes version de VFP<a href="#cite_note-11">[11]</a> :

<ul><li>VFPv1, obsolète</li>

<li>VFPv2, comportant 16 registres flottants 64 bits, supporte add, sub, neg, mul, div et sqrt</li>

<li>VFPv3, selon les modèles, 16 ou 32 registres flottants 64 bits. VFPv3-F16 (Cortex A5 et A7) supporte le stockage des flottants demi-précision 16 bits.</li>

<li>VFPv4, évolution de VFPv3 avec support de stockage demi-précision, 16 ou 32 registres 64 bits selon les modèles.</li>

<li>VFPv5, utilisé dans les Cortex-M7 existe en version simple ou double précision.</li></ul>

<div class="mw-heading mw-heading3"><h3 id="Advanced_SIMD_(NEON)">Advanced SIMD (NEON)</h3></div>

L'extension Advanced SIMD (également appelée NEON ou MPE pour Media Processing Engine (signifiant « moteur de calcul de médias » en anglais)) est un <a href="Single_Instruction_Multiple_Data" class="mw-redirect" title="Single Instruction Multiple Data">SIMD</a> (Single Instruction, Multiple Data), combinant des jeux d'instruction 64 et 128 bits, qui fournissent de l'accélération de calcul standardisé pour les applications de médias, 2D/3D et de traitement du signal. NEON est inclus dans tous les cœurs Cortex-A8 mais est optionnel dans les cœurs Cortex-A9<a href="#cite_note-12">[12]</a>. NEON peut faire du décodage MP3 sur un processeur fonctionnant à 10 <abbr class="abbr" title="mégahertz">MHz</abbr> et peut encoder/décoder le <a href="Codec" title="Codec">codec</a> audio <a href="Global_System_for_Mobile_Communications" title="Global System for Mobile Communications">GSM</a> <a href="Adaptive_Multi_Rate" title="Adaptive Multi Rate">AMR</a> à 13 <abbr class="abbr" title="mégahertz">MHz</abbr> et permet d'accélérer le décodage de formats vidéo tels que <a href="H264" class="mw-redirect" title="H264">h264</a> ou <a href="RealMedia" title="RealMedia">Real</a>. Il contient un jeu d’instruction, un fichier de registres séparé et de l’exécution matérielle indépendante<a href="#cite_note-13">[13]</a>. Il comporte 32 registres 64 bits flottants, qu'il partage avec le FPU, pouvant être couplés pour former 16 registres de 128 bits flottants, et accepte aussi que ces registres soient traités comme des entiers signés ou non signés de 8, 16, 32 et 64 bits. Ce SIMD supporte jusqu'à 16 opérations simultanées. Des cœurs comme le ARM Cortex-A8 et le Cortex-A9 supportent des vecteurs 128 bits mais ne traitent que 64 bits à la fois<a href="#cite_note-cortex_a9-10">[10]</a>, tandis qu'à partir du plus récent Cortex-A15, il peut traiter 128 bits à la fois.

La technologie LPAE (Large Physical Address Extension)<a href="#cite_note-14">[14]</a> a été implémentée pour la première fois dans les <a href="ARM_Cortex-A#3e_génération" title="ARM Cortex-A">Cortex A de <abbr class="abbr" title="Troisième">3e</abbr> génération</a> (Cortex-A7, Cortex-A15 et Cortex-A17). Cette extension est utilisée sur les processeurs 32 bits d'ARM, permettant d'étendre l'adressage de 32 bits (4 gigaoctets maximum) à 40 bits (1 téraoctet maximum). Elle nécessite un MMU comportant l'extension VMSAv7. Avec cette extension, la granularité du contrôle du MMU est de 4 <abbr class="abbr" title="kibioctet">Kio</abbr>.

Cette extension fonctionne en plusieurs étapes :

<ol><li>Elle traduit d'abord une adresse virtuelle (VA) 32 bits dans une adresse physique intermédiaire (IPA) 40 bits ;</li>

<li>Elle traduit l'IPA en adresse physique (PA) 50 bits.</li></ol>

Le registre <code>ID_MMFR3</code> fournit la taille de l'adresse physique supportée (32 bits, 36 bits ou 40 bits).

<div class="mw-heading mw-heading3"><h3 id="TrustZone">TrustZone</h3></div>

TrustZone est une technologie de chiffrement et sécurisation des échanges avec des plates-formes tierces, selon les normes Trusted execution environment <a href="https://en.wikipedia.org/wiki/Trusted_execution_environment" class="extiw external" title="en:Trusted execution environment">(en)</a> (TEE, l’équivalent sur mobile du <a href="Module_de_plateforme_fiable" class="mw-redirect" title="Module de plateforme fiable">module de plateforme fiable</a> sur ordinateur<a href="#cite_note-15">[15]</a>). Le but est d'empêcher l'utilisateur ou des applications tierces installées sur le terminal d'accéder aux données échangées dans cet environnement dit de confiance. Elle est, par exemple, utilisée dans les environnements de fichiers protégés par la <a href="Gestion_num%C3%A9rique_des_droits" class="mw-redirect" title="Gestion numérique des droits">gestion numérique des droits</a> (GND), également appelé DRM en anglais.

<div class="mw-heading mw-heading2"><h2 id="Processeurs_graphiques_ARM">Processeurs graphiques ARM</h2></div>

ARM propose également des processeurs graphiques (GPU) appelés Mali qui peuvent être intégrés aux architectures des <a href="SoC" class="mw-redirect" title="SoC">SoC</a> ARM.

La première série, Mali 200, utilisée dans des processeurs tels que le SoC <a href="Telechips" title="Telechips">Telechips</a> TCC890x<a href="#cite_note-16">[16]</a>.

La seconde série, Mali 300 ne semble pas avoir été utilisée par les constructeurs.

La troisième série, Mali 400 MP est proposée sur des processeurs plus haut de gamme, généralement, Cortex A9, comme le <a href="ST-Ericsson" title="ST-Ericsson">ST-Ericsson</a> U8500<a href="#cite_note-17">[17]</a>, les Samsung <a href="Exynos" title="Exynos">Exynos</a> 4 ou l'<a href="Amlogic" title="Amlogic">Amlogic</a> 8726-M, mais aussi sur les Cortex A8 <a href="AllWinner_A1X" class="mw-redirect" title="AllWinner A1X">AllWinner A1X</a>.

La série Mali 600 est à destination des Cortex A15. Elle équipe notamment la série de Samsung Exynos 5. Le premier modèle a été le Mali T604<a href="#cite_note-18">[18]</a>.

L'API générique d'accès au GPU MALI compatible EXA/DRI2 libres à sources ouvertes (licences Apache et MIT) est disponible pour les Mali 200, 300, 400 et 600 sur la plateforme Linux<a href="#cite_note-19">[19]</a>, mais la partie la plus basse d'accès au processeur, dépendant du constructeur reste fermée.

Le projet <a href="Lima_driver" title="Lima driver">Lima driver</a> a été créé pour développer un pilote libre permettant d'utiliser pleinement ces processeurs. En <time class="nowrap" datetime="2013-09" data-sort-value="2013-09">septembre 2013</time>, il dépasse déjà les performances des pilotes propriétaires sur les séries Mali 400<a href="#cite_note-20">[20]</a>.

De nombreux SoC ARM comportent cependant un GPU <a href="PowerVR" title="PowerVR">PowerVR</a> ou plus rarement d'autres processeurs graphiques (<a href="Qualcomm" title="Qualcomm">Qualcomm</a> <a href="Adreno" title="Adreno">Adreno</a>, <a href="Vivante_corporation" class="mw-redirect" title="Vivante corporation">Vivante</a>, <a href="Nvidia" title="Nvidia">Nvidia</a>), qui possèdent tous des pilotes pour Linux, mais dont la partie 3d est propriétaire et à sources fermées. Le projet Freedreno a les mêmes visées pour les Adreno que le projet Lima driver pour la série des Mali.

<div class="mw-heading mw-heading2"><h2 id="Architectures">Architectures</h2></div>

<th>Architecture</th>

<th>Famille(s)

</th></tr>

<tr>

<td>ARM1

</td></tr>

<tr>

<td>ARM2, ARM3

</td></tr>

<tr>

</td></tr>

<tr>

<td><a href="StrongARM" title="StrongARM">StrongARM</a>, <a href="ARM7TDMI" title="ARM7TDMI">ARM7TDMI</a>, ARM8, ARM9TDMI

</td></tr>

<tr>

<td>ARM7EJ, ARM9E, ARM10E, <a href="XScale" title="XScale">XScale</a>, FA626TE, Feroceon, PJ1/Mohawk

</td></tr>

<tr>

</td></tr>

<tr>

<td>ARM Cortex-M (<a href="ARM_Cortex-M0" class="mw-redirect" title="ARM Cortex-M0">ARM Cortex-M0</a>, <a href="ARM_Cortex-M0" class="mw-redirect" title="ARM Cortex-M0">ARM Cortex-M0+</a>, ARM Cortex-M1)

</td></tr>

<tr>

<td><a href="ARM_Cortex-A" title="ARM Cortex-A">ARM Cortex-A</a> (Gen1 : <a href="ARM_Cortex-A8" title="ARM Cortex-A8">ARM Cortex-A8</a>, Gen2 : <a href="ARM_Cortex-A9_MPCore" title="ARM Cortex-A9 MPCore">ARM Cortex-A9 MPCore</a>, <a href="ARM_Cortex-A5_MPCore" title="ARM Cortex-A5 MPCore">ARM Cortex-A5 MPCore</a>, Gen3 : <a href="ARM_Cortex-A7_MPCore" title="ARM Cortex-A7 MPCore">ARM Cortex-A7 MPCore</a>, <a href="ARM_Cortex-A12_MPCore" class="mw-redirect" title="ARM Cortex-A12 MPCore">ARM Cortex-A12 MPCore</a>, <a href="ARM_Cortex-A15_MPCore" title="ARM Cortex-A15 MPCore">ARM Cortex-A15 MPCore</a>, Adaptation tierce : Scorpion, Krait, PJ4/Sheeva, Swift

</td></tr>

<tr>

<td><a href="ARM_Cortex-M" title="ARM Cortex-M">ARM Cortex-M</a> (<a href="ARM_Cortex-M3" class="mw-redirect" title="ARM Cortex-M3">ARM Cortex-M3</a>, <a href="ARM_Cortex-M4" class="mw-redirect" title="ARM Cortex-M4">ARM Cortex-M4</a>, <a href="ARM_Cortex-M7" class="mw-redirect" title="ARM Cortex-M7">ARM Cortex-M7</a>)

</td></tr>

<tr>

<td><a href="ARM_Cortex-R" title="ARM Cortex-R">ARM Cortex-R</a> (ARM Cortex-R4, ARM Cortex-R5, ARM Cortex-R7)

</td></tr>

<tr>

<td><a href="ARM_Cortex-A35" title="ARM Cortex-A35">ARM Cortex-A35</a>, <a href="ARM_Cortex-A50" title="ARM Cortex-A50">ARM Cortex-A50</a> (<a href="ARM_Cortex-A53" title="ARM Cortex-A53">ARM Cortex-A53</a>, <a href="ARM_Cortex-A57" class="mw-redirect" title="ARM Cortex-A57">ARM Cortex-A57</a>), <a href="ARM_Cortex-A72" title="ARM Cortex-A72">ARM Cortex-A72</a>, <a href="ARM_Cortex-A73" title="ARM Cortex-A73">ARM Cortex-A73</a>, <a href="X-Gene" title="X-Gene">X-Gene</a>, Denver, <a href="Apple_A7" title="Apple A7">Cyclone</a>, <a href="Exynos" title="Exynos">Exynos M1/M2</a>

</td></tr>

<tr>

<td><a href="ARM_Cortex-A55" title="ARM Cortex-A55">ARM Cortex-A55</a>, ARM Cortex-A65, ARM Cortex-A75, <a href="ARM_Cortex-A76" title="ARM Cortex-A76">ARM Cortex-A76</a>

</td></tr>

<tr>

<td>ARM Cortex-A65AE (seulement LDAPR, le reste en 8.2), ARM Cortex-A76AE (idem A65AE)

</td></tr>

<tr>

<td>ARM Cortex-M23, <a href="ARM_Cortex-M33" class="mw-redirect" title="ARM Cortex-M33">ARM Cortex-M33</a>

</td></tr>

<tr>

<td>ARM Cortex-R53

</td></tr></tbody></table>

<div class="mw-heading mw-heading2"><h2 id="Divers_processeurs_ARM">Divers processeurs ARM</h2></div>

<ul><li>ARM1 (1985) : premier prototype de cœur ARM</li>

<li>Famille ARM2 (1987) : premier ARM commercialisé dans l'<a href="Acorn_Archimedes" title="Acorn Archimedes">Archimedes d'Acorn</a> : Pipeline 3 niveaux, adressage sur 24 bits alignés (16 registres de 32 bits soit 64 <abbr class="abbr" title="million">Mio</abbr> adressables), 8 <abbr class="abbr" title="mégahertz">MHz</abbr> puis 12 <abbr class="abbr" title="mégahertz">MHz</abbr></li>

<li>Famille ARM3 : Interface FPU, fréquence 25 puis 33 <abbr class="abbr" title="mégahertz">MHz</abbr>, 4K cache</li>

<li>Famille ARM4</li>

<li>Famille ARM4T</li>

<li>Famille ARM5TE (2000) : arrivée de Thumb et de fonctionnalités de DSP</li>

<li>Famille ARM5TEJ (2000) : arrivée de Jazelle</li>

<li>Famille ARM6 sorti en 1990

<ul><li>avec Jazelle (2001)</li>

<li>Famille ARM7 :

<li>ARM7EJ-S : DSP et Jazelle</li></ul></li>

<li>Famille ARM9 (5 niveaux de <a href="Pipeline_(informatique)" class="mw-redirect" title="Pipeline (informatique)">pipeline</a> sur les entiers, MMU) : ARM920T (double cache de 16 <abbr class="abbr" title="kilooctet">ko</abbr>) et ARM922T (double cache de 8 <abbr class="abbr" title="kilooctet">ko</abbr>)</li>

<li>Famille ARM9E

<ul><li>ARM946E-S : DSP, double cache, MPU, 1 port AHB</li>

<li>ARM926EJ-S: DSP, double cache, MMU, 2 ports AHB</li>

<li>ARM966E-S : DSP, double cache, MPU, 1 ports AHB</li></ul></li>

<li>Famille ARM10E

<ul><li>ARM1020E : DSP, double cache de 32 <abbr class="abbr" title="kilooctet">ko</abbr>, MMU</li>

<li>ARM1022E : identique au ARM1020E, sauf le double cache de 16 <abbr class="abbr" title="kilooctet">ko</abbr></li>

<li>Famille ARM11 : SIMD, Jazelle, DSP, Thumb-2

<li>Famille <a href="ARM_Cortex-A" title="ARM Cortex-A">Cortex-A</a>, processeur applicatif: Architecture ARMv7-A, SIMD, Jazelle, DSP, Thumb-2

<ul><li>Cortex-A5</li>

<li>Cortex-A5 MPCore : Cortex-A5 version multiprocesseur (1 à 4 CPU)</li>

<li><a href="ARM_Cortex-A7_MPCore" title="ARM Cortex-A7 MPCore">Cortex-A7 MPCore</a> : Cortex-A7 multiprocesseur (1 à 8 CPU, LITTLE)</li>

<li><a href="ARM_Cortex-A8" title="ARM Cortex-A8">Cortex-A8</a></li>

<li>Cortex-A9</li>

<li><a href="ARM_Cortex-A9_MPCore" title="ARM Cortex-A9 MPCore">Cortex-A9 MPCore</a> : Cortex-A9 version multiprocesseur (1 à 4 CPU), 45, 32<a href="#cite_note-21">[21]</a> et 28 <abbr class="abbr" title="nanomètre">nm</abbr> jusqu’à 2 <abbr class="abbr" title="gigahertz">GHz</abbr> (3,1 <abbr class="abbr" title="gigahertz">GHz</abbr> dans certaines conditions <a href="#cite_note-22">[22]</a>)</li>

<li><a href="ARM_Cortex-A12_MPCore" class="mw-redirect" title="ARM Cortex-A12 MPCore">Cortex-A12 MPCore</a>, jamais produit, finalement remplacé par le Cortex-A17 (big)</li>

<li><a href="ARM_Cortex-A15_MPCore" title="ARM Cortex-A15 MPCore">Cortex-A15 MPCore</a> : Cortex-A15 multiprocesseur (1 à 4 CPU), 45, 32 et 28 <abbr class="abbr" title="nanomètre">nm</abbr> (big)<a href="#cite_note-23">[23]</a> (20 <abbr class="abbr" title="nanomètre">nm</abbr> projeté), jusqu’à 2,5 <abbr class="abbr" title="gigahertz">GHz</abbr></li>

<li><a href="ARM_Cortex-A17_MPCore" class="mw-redirect" title="ARM Cortex-A17 MPCore">Cortex-A17 MPCore</a> (big)</li></ul></li>

<li>Famille <a href="ARM_Cortex-R" title="ARM Cortex-R">Cortex-R</a>, processeur temps-réel: Architecture ARMv7-R et ARMv8-R

<ul><li>Cortex-R4</li>

<li>Cortex-R52</li></ul></li>

<li>Famille <a href="ARM_Cortex-M" title="ARM Cortex-M">Cortex-M</a>, processeur embarqué : Architecture ARMv6-M, ARMv7-M et ARMv8-M

<ul><li>Cortex-M0</li>

<li>Cortex-M0+</li>

<li>Cortex-M1</li>

<li>Cortex-M3</li>

<li>Cortex-M4</li>

<li>Cortex-M7</li>

<li>Cortex-M23</li>

<li>Cortex-M33</li></ul></li>

<li>Famille <a href="ARMv7" title="ARMv7">ARMv7</a>, (processeurs 32 bits)

<ul><li><a href="ARM_Cortex-A32" title="ARM Cortex-A32">Cortex-A32</a></li></ul></li>

<li>Famille <a href="ARMv8" title="ARMv8">ARMv8</a>, (processeurs 64 bits)

<ul><li><a href="ARM_Cortex-A35" title="ARM Cortex-A35">Cortex-A35</a> (LITTLE)</li>

<li><a href="ARM_Cortex-A53" title="ARM Cortex-A53">Cortex-A53</a> (LITTLE)</li>

<li><a href="ARM_Cortex-A57" class="mw-redirect" title="ARM Cortex-A57">Cortex-A57</a> (big)</li>

<li><a href="ARM_Cortex-A72" title="ARM Cortex-A72">Cortex-A72</a> (big)</li>

<li><a href="ARM_Cortex-A73" title="ARM Cortex-A73">Cortex-A73</a> (big)</li></ul></li>

<li>Famille ARMv8.2, (processeurs 64 bits)

<ul><li><a href="ARM_Cortex-A55" title="ARM Cortex-A55">Cortex-A55</a> (LITTLE)</li>

<li>Cortex-A75 (big)</li>

<li><a href="ARM_Cortex-A76" title="ARM Cortex-A76">Cortex-A76</a> (big)</li></ul></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Fabricants_de_processeurs_ARM">Fabricants de processeurs ARM</h2></div>

La propriété intellectuelle appartient à une société britannique, mais les processeurs fabriqués sous licence le sont par différentes entreprises de par le monde. Parmi les entreprises fabriquant les modèles des séries Cortex (les plus avancées), la majorité se trouve en Asie (20), suivie par les États-Unis (13) et enfin par l'Europe (6).

<ul><li>Accent <a href="Italie" title="Italie">Italie</a></li>

<li>Applied Micro Circuits Corporation <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a> ARMv8<a href="#cite_note-24">[24]</a></li>

<li>Alchip <a href="Ta%C3%AFwan" title="Taïwan">Taïwan</a></li>

<li><a href="AllWinner_Technology" class="mw-redirect" title="AllWinner Technology">AllWinner Technology</a> (ou Quanzhi) <a href="Chine" title="Chine">Chine</a> (Cortex A8 et A7 avec Mali 400MP et VPU <a href="CedarX" title="CedarX">CedarX</a> maison décodant le QuadHD 2160P<a href="#cite_note-25">[25]</a>)</li>

<li><a href="Altera" title="Altera">Altera</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a> (<a href="FPGA" class="mw-redirect" title="FPGA">FPGA</a> Cortex-A9 MPCore)</li>

<li><a href="Amlogic" title="Amlogic">Amlogic</a> <a rel="nofollow" class="external text" href="http://www.amlogic.com/">www.amlogic.com</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a>/ <a href="Chine" title="Chine">Chine</a> (Cortex A9)</li>

<li>Anyka <a href="Chine" title="Chine">Chine</a></li>

<li><a href="Apple" title="Apple">Apple</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a></li>

<li><a href="Atmel" title="Atmel">Atmel</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a></li>

<li><a href="Broadcom" title="Broadcom">Broadcom</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a> (Cortex A9)</li>

<li>Celestial Semiconductor <a href="Chine" title="Chine">Chine</a></li>

<li><a href="Cypress_Semiconductor" title="Cypress Semiconductor">Cypress Semiconductor</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a></li>

<li><a href="Freescale" class="mw-redirect" title="Freescale">Freescale</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a></li>

<li><a href="Fujitsu" title="Fujitsu">Fujitsu</a> <a href="Japon" title="Japon">Japon</a> (cortex M3, Cortex A9, A7, A15<a href="#cite_note-26">[26]</a>)</li>

<li><a href="HiSilicon" title="HiSilicon">HiSilicon</a> <a href="Chine" title="Chine">Chine</a> (Cortex A9, A7, A15<a href="#cite_note-27">[27]</a>,<a href="#cite_note-28">[28]</a>)</li>

<li>Holtek <a href="Ta%C3%AFwan" title="Taïwan">Taïwan</a> (Cortex M0+, Cortex M3)</li>

<li><a href="Huawei_Technologies" class="mw-redirect" title="Huawei Technologies">Huawei Technologies</a> <a href="Chine" title="Chine">Chine</a> (Cortex A9, A7, A15)<a href="#cite_note-29">[29]</a></li>

<li><a href="Infineon" class="mw-redirect" title="Infineon">Infineon</a> <a href="Allemagne" title="Allemagne">Allemagne</a></li>

<li>Inside Secure <a href="France" title="France">France</a></li>

<li><a href="LG_Electronics" title="LG Electronics">LG Electronics</a> (<a href="ARM_Cortex-A50" title="ARM Cortex-A50">Cortex-A50</a>) <a href="Cor%C3%A9e_du_Sud" title="Corée du Sud">Corée du Sud</a><a href="#cite_note-30">[30]</a></li>

<li><a href="Matsushita_Electric_Industrial" class="mw-redirect" title="Matsushita Electric Industrial">Matsushita</a> <a href="Japon" title="Japon">Japon</a> (Cortex A8<a href="#cite_note-31">[31]</a>)</li>

<li><a href="Marvell" class="mw-redirect" title="Marvell">Marvell</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a></li>

<li><a href="MediaTek" title="MediaTek">MediaTek</a> <a href="Ta%C3%AFwan" title="Taïwan">Taïwan</a> (Cortex A9<a href="#cite_note-32">[32]</a>, A7, A15)</li>

<li><a href="NXP_Semiconductors" title="NXP Semiconductors">NXP Semiconductors</a> <a href="Pays-Bas" title="Pays-Bas">Pays-Bas</a></li>

<li><a href="Nufront" title="Nufront">Nufront</a> (conception) <a href="Chine" title="Chine">Chine</a>, usiné par <a href="Taiwan_Semiconductor_Manufacturing_Company" title="Taiwan Semiconductor Manufacturing Company">TSMC</a> <a href="Ta%C3%AFwan" title="Taïwan">Taïwan</a> (Cortex A9)</li>

<li><a href="Nvidia" title="Nvidia">Nvidia</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a> (Cortex A9, Cortex A15 (Tegra K1), Cortex A53/A57 (Tegra X1))</li>

<li><a href="Parrot_(entreprise)" title="Parrot (entreprise)">Parrot</a> <a href="France" title="France">France</a> (ARM926ejs (P6), Cortex A9 (P7))</li>

<li><a href="Qualcomm" title="Qualcomm">Qualcomm</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a></li>

<li><a href="Renesas_Electronics_Corporation" class="mw-redirect" title="Renesas Electronics Corporation">Renesas</a> <a href="Japon" title="Japon">Japon</a> (Cortex A9<a href="#cite_note-33">[33]</a>)</li>

<li>Phytium Technology ( <a href="Chine" title="Chine">Chine</a>, <a href="Phytium_Mars" title="Phytium Mars">Phytium Mars</a>)</li>

<li><a href="Rockchip" class="mw-redirect" title="Rockchip">Rockchip</a> <a href="Chine" title="Chine">Chine</a> (Cortex A8, Cortex A9 MPcore, Mali 400 MP<a href="#cite_note-34">[34]</a>)</li>

<li><a href="Samsung_Electronics" title="Samsung Electronics">Samsung</a> <a href="Cor%C3%A9e_du_Sud" title="Corée du Sud">Corée du Sud</a> (Cortex A8, Cortex A9, A15 (<a href="Exynos" title="Exynos">Exynos</a> 5250)<a href="#cite_note-35">[35]</a>, A7)</li>

<li>Silicon Labs <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a> (Cortex M0+, M3, M4)</li>

<li><a href="Spreadtrum" title="Spreadtrum">Spreadtrum</a> ( <a href="Chine" title="Chine">Chine</a>)</li>

<li><a href="STMicroelectronics" title="STMicroelectronics">STMicroelectronics</a> <a href="France" title="France">France</a> <a href="Italie" title="Italie">Italie</a> et <a href="ST-Ericsson" title="ST-Ericsson">ST-Ericsson</a> (Cortex A9 (U9500), Cortex A15 (A9600)<a href="#cite_note-36">[36]</a>), SoC comportant Cortex-M4F + DSP (<a href="STM32" title="STM32">STM32</a>)</li>

<li><a href="Telechips" title="Telechips">Telechips</a> <a href="Cor%C3%A9e_du_Sud" title="Corée du Sud">Corée du Sud</a></li>

<li><a href="Texas_Instruments" title="Texas Instruments">Texas Instruments</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a> (Cortex A8 (OMAP3), Cortex A9 (OMAP4), Cortex A15 (OMAP5))</li>

<li><a href="Toshiba" title="Toshiba">Toshiba</a> <a href="Japon" title="Japon">Japon</a></li>

<li><a href="VIA_Technologies" title="VIA Technologies">VIA</a> <a href="Ta%C3%AFwan" title="Taïwan">Taïwan</a></li>

<li><a href="Xilinx" title="Xilinx">Xilinx</a> <a href="%C3%89tats-Unis" title="États-Unis">États-Unis</a> Zynq (<a href="FPGA" class="mw-redirect" title="FPGA">FPGA</a> Cortex-A9 MPCore).</li>

<li>ZiiLABS <a href="Singapour" title="Singapour">Singapour</a></li>

<li><a href="ZTE" title="ZTE">ZTE</a> <a href="Chine" title="Chine">Chine</a></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Notes_et_références">Notes et références</h2></div>

<li id="cite_note-THFR_2-1"><a rel="nofollow" class="external text" href="http://www.presence-pc.com/actualite/armv8-64bits-45497/">ARMv8 : le 64 bits va arriver</a> (28 octobre 2011).

</li>

<li id="cite_note-2"><a href="#cite_ref-2">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> Daniel Nenni et Don Dingee, <cite class="italique" lang="en">MOBILE UNLEASHED The Origin and Evolution of ARM Processors in Our Devices</cite>, <time>2015</time> (<a href="International_Standard_Book_Number" title="International Standard Book Number">ISBN</a> 1519547269, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20190119185637/https://www.semiwiki.com/forum/files/Mobile%20Unleashed%20-%20front%20to%20back.pdf">lire en ligne</a>), <abbr class="abbr" title="page">p.</abbr> 65<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rft.genre=book&rft.btitle=MOBILE+UNLEASHED+The+Origin+and+Evolution+of+ARM+Processors+in+Our+Devices&rft.aulast=Nenni&rft.aufirst=Daniel&rft.au=Don+Dingee&rft.date=2015&rft.pages=65&rft_id=https%3A%2F%2Fweb.archive.org%2Fweb%2F20190119185637%2Fhttps%3A%2F%2Fwww.semiwiki.com%2Fforum%2Ffiles%2FMobile%2520Unleashed%2520-%2520front%2520to%2520back.pdf&rfr_id=info%3Asid%2Ffr.wikipedia.org%3AArchitecture+ARM">

</li>

<li id="cite_note-3"><a href="#cite_ref-3">↑</a> <a rel="nofollow" class="external text" href="http://www.cachem.fr/quoi-de-neuf-dans-windows-8">Quoi de neuf dans Windows 8 ?</a>, Cachem.fr, publié le 23 mai 2011.

</li>

<li id="cite_note-4"><a href="#cite_ref-4">↑</a> uclinux excepté, mais pas seulement:<a rel="nofollow" class="external text" href="http://www.uclinux.org/">(en)site officiel</a>

</li>

<li id="cite_note-5"><a href="#cite_ref-5">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> « <a rel="nofollow" class="external text" href="http://www.arm.com/products/CPUs/architecture.html"><cite style="font-style:normal;" lang="en">ARM Processor Instruction Set Architecture</cite></a> », Arm.com (consulté le <time class="nowrap" datetime="2009-04-18" data-sort-value="2009-04-18">18 avril 2009</time>)

</li>

<li id="cite_note-6"><a href="#cite_ref-6">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> « <a rel="nofollow" class="external text" href="http://www.linuxdevices.com/news/NS7814673959.html"><cite style="font-style:normal; color:var(--color-link-red, #d73333);" lang="en">ARM aims son of Thumb at uCs, ASSPs, SoCs</cite></a> »(<a rel="nofollow" class="external text" href="https://web.archive.org/web/*/http://www.linuxdevices.com/news/NS7814673959.html">Archive.org</a> • <a rel="nofollow" class="external text" href="https://archive.wikiwix.com/cache/?url=http://www.linuxdevices.com/news/NS7814673959.html">Wikiwix</a> • <a rel="nofollow" class="external text" href="https://archive.is/http://www.linuxdevices.com/news/NS7814673959.html">Archive.is</a> • <a rel="nofollow" class="external text" href="https://webcache.googleusercontent.com/search?hl=fr&q=cache:http://www.linuxdevices.com/news/NS7814673959.html">Google</a> • Que faire ?), Linuxdevices.com (consulté le <time class="nowrap" datetime="2009-04-18" data-sort-value="2009-04-18">18 avril 2009</time>)

</li>

<li id="cite_note-7"><a href="#cite_ref-7">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> « <a rel="nofollow" class="external text" href="http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0290g/I1005458.html"><cite style="font-style:normal;" lang="en">ARM Information Center</cite></a> », Infocenter.arm.com (consulté le <time class="nowrap" datetime="2009-04-18" data-sort-value="2009-04-18">18 avril 2009</time>)

</li>

<li id="cite_note-8"><a href="#cite_ref-8">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.arm.com/miscPDFs/10069.pdf">Arm strengthens Java compilers: New 16-Bit Thumb-2EE Instructions Conserve System Memory</a> by Tom R. Halfhill 2005.

</li>

<li id="cite_note-9"><a href="#cite_ref-9">↑</a> « <a rel="nofollow" class="external text" href="http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dui0204j/Chdehgeh.html"><cite style="font-style:normal;">VFP directives and vector notation</cite></a> », Arm.com (consulté le <time class="nowrap" datetime="2011-11-21" data-sort-value="2011-11-21">21 novembre 2011</time>)

</li>

<li id="cite_note-cortex_a9-10">« <a rel="nofollow" class="external text" href="http://www.shervinemami.info/armAssembly.html#cortex-a9"><cite style="font-style:normal;">Differences between ARM Cortex-A8 and Cortex-A9</cite></a> », Shervin Emami (consulté le <time class="nowrap" datetime="2011-11-21" data-sort-value="2011-11-21">21 novembre 2011</time>)

</li>

<li id="cite_note-11"><a href="#cite_ref-11">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> Phillip Johnston, « <a rel="nofollow" class="external text" href="https://embeddedartistry.com/blog/2017/10/11/demystifying-arm-floating-point-compiler-options/"><cite style="font-style:normal;" lang="en">Demystifying ARM Floating Point Compiler Options</cite></a> », <time class="nowrap" datetime="2017-12-11" data-sort-value="2017-12-11">11 décembre 2017</time>

</li>

<li id="cite_note-12"><a href="#cite_ref-12">↑</a> « <a rel="nofollow" class="external text" href="http://www.arm.com/products/processors/cortex-a/cortex-a9.php"><cite style="font-style:normal;">Cortex-A9 Processor</cite></a> », Arm.com (consulté le <time class="nowrap" datetime="2011-11-21" data-sort-value="2011-11-21">21 novembre 2011</time>)

</li>

<li id="cite_note-13"><a href="#cite_ref-13">↑</a> « <a rel="nofollow" class="external text" href="http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0409f/Chdceejc.html"><cite style="font-style:normal;">About the Cortex-A9 NEON MPE</cite></a> », Arm.com (consulté le <time class="nowrap" datetime="2011-11-21" data-sort-value="2011-11-21">21 novembre 2011</time>)

</li>

<li id="cite_note-14"><a href="#cite_ref-14">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> « <a rel="nofollow" class="external text" href="http://infocenter.arm.com/help/topic/com.arm.doc.den0001c/DEN0001C_principles_of_arm_memory_maps.pdf"><cite style="font-style:normal;" lang="en">Principles of ARM® Memory Maps — White Paper — 2.1.2 32-bit ARMv7 with LPAE</cite></a> », ARM (consulté le <time class="nowrap" datetime="2014-08-15" data-sort-value="2014-08-15">15 août 2014</time>)

</li>

<li id="cite_note-15"><a href="#cite_ref-15">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais américain">(en-US)</abbr> Anasia D'mello, « <a rel="nofollow" class="external text" href="https://www.iot-now.com/2019/04/23/95104-secure-element-tee-partnering-not-competing-globalplatform-boss-reports/"><cite style="font-style:normal;" lang="en-us">TPM and TEE are partnering not competing, GlobalPlatform boss reports</cite></a> », sur IoT Now, <time class="nowrap" datetime="2019-04-23" data-sort-value="2019-04-23">23 avril 2019</time> (consulté le <time class="nowrap" datetime="2021-08-25" data-sort-value="2021-08-25">25 août 2021</time>).

</li>

<li id="cite_note-16"><a href="#cite_ref-16">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.malideveloper.com/developer-resources/development-boards/telechips-tcc8900-development-platform.php">TCC8900 development board</a>

</li>

<li id="cite_note-17"><a href="#cite_ref-17">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.malideveloper.com/developer-resources/development-boards/st-e-mop500-development-platform.php">MOP500 development board</a>

</li>

<li id="cite_note-18"><a href="#cite_ref-18">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.arm.com/products/multimedia/mali-graphics-hardware/mali-t604.php">Mali-T604</a> sur ARM

</li>

<li id="cite_note-19"><a href="#cite_ref-19">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.malideveloper.com/open-source-mali-gpus-linux-exadri2-and-x11-display-drivers.php">Open Source Mali GPUs Linux EXA/DRI2 And X11 Display Drivers</a> sur malideveloper.com

</li>

<li id="cite_note-20"><a href="#cite_ref-20">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://libv.livejournal.com/24870.html">The lima mesa driver runs es2gears</a>

</li>

<li id="cite_note-21"><a href="#cite_ref-21">↑</a> <a rel="nofollow" class="external text" href="http://www.samsung.com/global/business/semiconductor/minisite/Exynos/data/Exynos%204%20QUAD.pdf">Exynos 4 Quad</a> sur samsung.com

</li>

<li id="cite_note-22"><a href="#cite_ref-22">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.tsmc.com/tsmcdotcom/PRListingNewsAction.do?action=detail&language=E&newsid=6781">TSMC's 28 <abbr class="abbr" title="nanomètre">nm</abbr> Based ARM Cortex-A9 Test Chip Reaches Beyond 3 <abbr class="abbr" title="gigahertz">GHz</abbr></a> sur TSMC.com

</li>

</li>

<li id="cite_note-24"><a href="#cite_ref-24">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.cnx-software.com/2011/10/31/applied-micro-x-gene-64-bit-armv8-server-on-chip-presentation/">Applied Micro X-Gene 64-Bit ARMv8 Server-on-Chip Presentation</a>

</li>

<li id="cite_note-25"><a href="#cite_ref-25">↑</a> <abbr class="abbr indicateur-langue" title="Langue : chinois">(zh)</abbr> <a rel="nofollow" class="external text" href="http://www.arm.com/community/partners/display_product/rw/ProductId/6264/">A1X by Allwinner Technology Co., Ltd 珠海全志科技股份有限公司</a> sur ARM.com

</li>

<li id="cite_note-26"><a href="#cite_ref-26">↑</a> <abbr class="abbr indicateur-langue" title="Langue : japonais">(ja)</abbr> <a rel="nofollow" class="external text" href="http://jp.fujitsu.com/microelectronics/products/asic/ipmacro/arm.html">ARMコアマクロ</a> sur jp.Fujitsu.com

</li>

<li id="cite_note-27"><a href="#cite_ref-27">↑</a> <abbr class="abbr indicateur-langue" title="Langue : chinois">(zh)</abbr> <a rel="nofollow" class="external text" href="http://www.arm.com/zh/about/newsroom/hisilicon-licenses-arm-technology-for-use-in-networking-infrastructure-and-mobile-computing-applications.php">海思半导体获ARM技术授权，用于创新的3G/4G基站网络基础架构及移动计算应用</a> sur arm.com

</li>

<li id="cite_note-28"><a href="#cite_ref-28">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.hisilicon.com/news/news/k3v2_20120226.html">HiSilicon Announces K3V2 Quad-core Application Processor</a>

</li>

<li id="cite_note-29"><a href="#cite_ref-29">↑</a> <a rel="nofollow" class="external autonumber" href="https://www.clubic.com/mobile-world-congress/actu-mwc_2012_presentation_du_huawei_ascend_d_quad-478964.html">[2]</a> sur ses propres smartphones.

</li>

<li id="cite_note-30"><a href="#cite_ref-30">↑</a> <abbr class="abbr indicateur-langue" title="Langues : anglais, japonais et chinois de Chine continentale">(en + ja + zh-CN)</abbr> <a rel="nofollow" class="external text" href="http://arm.com/about/newsroom/lg-electronics-becomes-lead-partner-for-arm-cortex-a50-family-of-products-and-next-generation-mali.php">LG Electronics Becomes Lead Partner For ARM Cortex-A50 Family Of Products And Next-Generation Mali GPUs</a> sur ARM.com

</li>

<li id="cite_note-31"><a href="#cite_ref-31">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.arm.com/products/processors/licensees.php">Processor licensees</a>

</li>

<li id="cite_note-32"><a href="#cite_ref-32">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.mediatek.com/en/News/news_content.php?sn=1052">MediaTek Launches MT6575 Android Platform</a> sur MediaTek.com

</li>

<li id="cite_note-33"><a href="#cite_ref-33">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.renesas.com/press/news/2012/news20120215.jsp">Renesas Mobile Introduces First Integrated LTE Triple-Mode Platform Optimised for Full-Featured, High Volume Smartphones</a>

</li>

<li id="cite_note-34"><a href="#cite_ref-34">↑</a> <abbr class="abbr indicateur-langue" title="Langues : anglais et chinois">(en + zh)</abbr> <a rel="nofollow" class="external text" href="http://www.arm.com/about/newsroom/rockchip-licenses-a-wide-range-of-arm-ip-for-turnkey-solution-targeting-mass-market-cost-effective.php">Rockchip Licenses a Wide Range of ARM IP for Turnkey Solution Targeting Mass Market, Cost-Effective Android Tablets</a> sur ARM.com

</li>

<li id="cite_note-35"><a href="#cite_ref-35">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <a rel="nofollow" class="external text" href="http://www.samsung.com/global/business/semiconductor/news-events/press-releases/detail?newsId=4001">Samsung Announces Industry First ARM Cortex-A15 Processor Samples for Tablet Computers</a> sur Samsung.com, le 30 novembre 2011

</li>

<li id="cite_note-36"><a href="#cite_ref-36">↑</a> <abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> « <a rel="nofollow" class="external text" href="http://www.linuxfordevices.com/c/a/News/STEricsson-Nova-A9600-A9540-A9500-plus-NovaThor-U9500-T5008-and-U4500/"><cite style="font-style:normal;" lang="en">ARM Cortex-A15 processor adopts Imagination's new graphics IP</cite></a> » [<a rel="nofollow" class="external text" href="https://archive.is/xeM0">archive du <time class="nowrap" datetime="2012-06-05" data-sort-value="2012-06-05">5 juin 2012</time></a>] sur Linuxfordevices.com

</li>

</ol>

</div>

<div class="mw-heading mw-heading2"><h2 id="Articles_connexes">Articles connexes</h2></div>

<ul><li>Le processeur <a href="StrongARM" title="StrongARM">StrongARM</a> pour les applications embarquées demandant de la puissance de calcul.</li>

<li>Le processeur <a href="Intel_Corporation" class="mw-redirect" title="Intel Corporation">Intel</a> (revendu à <a href="Marvell" class="mw-redirect" title="Marvell">Marvell</a>) <a href="XScale" title="XScale">XScale</a> qui est dérivé de l'architecture ARM.</li>

<div class="mw-heading mw-heading2"><h2 id="Bibliographie">Bibliographie</h2></div>

<ul><li><abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> Daniel Nenni et Don Dingee, <cite class="italique" lang="en">MOBILE UNLEASHED The Origin and Evolution of ARM Processors in Our Devices</cite>, <time>2015</time> (<a href="International_Standard_Book_Number" title="International Standard Book Number">ISBN</a> 1519547269, <a rel="nofollow" class="external text" href="https://web.archive.org/web/20190119185637/https://www.semiwiki.com/forum/files/Mobile%20Unleashed%20-%20front%20to%20back.pdf">lire en ligne</a>)<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rft.genre=book&rft.btitle=MOBILE+UNLEASHED+The+Origin+and+Evolution+of+ARM+Processors+in+Our+Devices&rft.aulast=Nenni&rft.aufirst=Daniel&rft.au=Don+Dingee&rft.date=2015&rft_id=https%3A%2F%2Fweb.archive.org%2Fweb%2F20190119185637%2Fhttps%3A%2F%2Fwww.semiwiki.com%2Fforum%2Ffiles%2FMobile%2520Unleashed%2520-%2520front%2520to%2520back.pdf&rfr_id=info%3Asid%2Ffr.wikipedia.org%3AArchitecture+ARM"></li></ul>

</div>

<ul id="bandeau-portail" class="bandeau-portail"><li> Portail de l’informatique </li> <li> Portail de l’électricité et de l’électronique </li> </ul></div><div><div class="zim-footer">

Cet article est issu de <a class="external text" title="Dernière modification le 2025-06-04" href="https://fr.wikipedia.org/wiki/?title=Architecture_ARM&oldid=226255559">Wikipédia</a>. Sauf mention contraire, le texte est disponible sous <a class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.fr">Creative Commons Attribution-Share Alike 4.0</a>. Des conditions supplémentaires peuvent s’appliquer aux fichiers multimédias.

</div>

</div></div>

</div>

</main>

</div>

</body></html>